## DIFFERENTIAL AMPLIFIER, COMPARATOR, A/D CONVERTER, SEMICONDUCTOR INTEGRATED CIRCUIT AND STORAGE DEVICE

Patent Number:

JP2000188517

Publication date:

2000-07-04

Inventor(s):

TANBA HIROKO

Applicant(s):

HITACHI LTD

Requested Patent:

F JP2000188517

Application Number: JP19980364168 19981222

Priority Number(s):

IPC Classification:

H03F3/45; H03F1/22; H03K5/08; H03M1/36

EC Classification:

Equivalents:

### **Abstract**

PROBLEM TO BE SOLVED: To improve the voltage amplification gain without increase of a load impedance by providing a first load resistor where one terminal is connected to the second polarities of first and third transistors and the other terminal is connected to a first power line, connecting one terminal to the second electrodes of second and fourth transistors and the other terminal to a first power line.

SOLUTION: A differential amplifier is provided with a p-type MOS transistor TP 3 which is connected in series between a power line to which first voltage VDD is applied and an installation line to which second voltage is applied. PMOSTP1 and TP2 of differential constitution, n-type MOS transistors TN1 and TN2 of the differential constitution and NMOSTN3 are also provided. PMOSTP3 where a source electrode is connected to the power line constitutes a first constant current source and constant bias voltage VGP is applied to a gate electrode. NMOSTN3 where a source electrode is connected to the installation line constitutes a second constant current source.

Data supplied from the esp@cenet database - I2

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-188517

(43)Date of publication of application: 04.07.2000

(51)Int.Cl.

H03F 3/45 H03F 1/22

H03K

21)Application number: 10-364168

(71)Applicant:

HITACHI LTD

(22)Date of filing:

22.12.1998


(72)Inventor:

TANBA HIROKO

## (54) DIFFERENTIAL AMPLIFIER, COMPARATOR, A/D CONVERTER, SEMICONDUCTOR INTEGRATED CIRCUIT AND STORAGE DEVICE (57)Abstract:

PROBLEM TO BE SOLVED: To improve the voltage amplification gain without increase of a oad impedance by providing a first load resistor where one terminal is connected to the second polarities of first and third transistors and the other terminal is connected to a first power line, connecting one terminal to the second electrodes of second and fourth transistors and the other terminal to a first power line.

SOLUTION: A differential amplifier is provided with a p-type MOS transistor TP 3 which is connected in series between a power line to which first voltage VDD is applied and an nstallation line to which second voltage is applied. PMOSTP1 and TP2 of differential constitution, n-type MOS transistors TN1 and TN2 of the differential constitution and NMOSTN3 are also provided. PMOSTP3 where a source electrode is connected to the power ine constitutes a first constant current source and constant bias voltage VGP is applied to a gate electrode. NMOSTN3 where a source electrode is connected to the installation line constitutes a second constant current source.



## **LEGAL STATUS**

[Date of request for examination]

07:03.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# Japanese Publicati n for Unexamined Pat nt Application No. 188517/2000 (Tokukai 2000-188517)

## A. Relevance of the Above-identified Document

This document has relevance to claim 1 of the present application.

## [CLAIMS]

1. A differential amplifier, comprising:

a first transistor of first conduction type, including a control electrode which is connected to a first input terminal;

a second transistor of the first conduction type, including a control electrode which is connected to a second input terminal, and a first electrode which is connected to a first electrode of the first transistor;

a third transistor of second conduction type, including a second electrode which is connected to a second electrode of the first transistor;

a fourth transistor of the second conduction type, including a control electrode which is connected to the second input terminal, and a second electrode which is connected to a second electrode of the second transistor, and a first electrode which is connected to a first electrode of the third transistor;

a first constant current source provided between the first electrodes of the first and second transistors and a first power line supplied with a first voltage;

a second constant current source provided between the first electrodes of the third and fourth transistors and a second power line supplied with a second voltage;

a first load resistor including a terminal connected to the second electrodes of the first and third transistors, and a terminal connected to the first power line; and

a second load resistor including a terminal connected to the second electrodes of the second and fourth transistors, and a terminal connected to the first power line.

## [MEANS TO SOLVE THE PROBLEMS]

The following will briefly explain the outline of a representative example of the present invention. A differential amplifier according to the present invention includes: a first transistor of first conduction type, including a control electrode which is connected to a first input terminal; a second transistor of the first conduction type, including a control electrode which is connected to a second input terminal, and a first electrode which is connected to a first electrode of the first transistor; a third transistor of second conduction type, including a

second electrode which is connected to a second electrode of the first transistor; a fourth transistor of the second conduction type, including a control electrode which is connected to the second input terminal, and a second electrode which is connected to a second electrode of the second transistor, and a first electrode which is connected to a first electrode of the third transistor; a first constant current source provided between the first electrodes of the first and second transistors and a first power line supplied with a first voltage; a second constant current source provided between the first electrodes of the third and fourth transistors and a second power line supplied with a second voltage; a first load resistor including a terminal connected to the second electrodes of the first and third transistors, and a terminal connected to the first power line; and a second load resistor including a terminal connected to the second electrodes of the second and fourth transistors, and a terminal connected to the first power line.

## (19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-188517 (P2000-188517A)

(43)公開日 平成12年7月4日(2000.7.4)

| (51) Int.CL' |      | 識別記号 | FΙ   |      |   | テーマコート゚(参考) |
|--------------|------|------|------|------|---|-------------|
| H03F         | 3/45 |      | H03F | 3/45 | Z | 5 J O 2 2   |
|              | 1/22 |      |      | 1/22 |   | 5 J O 3 9   |
| H03K         | 5/08 |      | H03K | 5/08 | E | 5 J O 6 6   |
|              | 1/36 |      | H03M | 1/36 |   | 5 J O 9 2   |
|              |      |      |      |      |   |             |

審査請求 未請求 請求項の数22 OL (全 15 頁)

| (21)出顯番号 | 特願平10-364168            | (71) 出顧人 | ,  |  |
|----------|-------------------------|----------|--|--|
|          | (1000 10 00)            |          | 株式会社日立製作所<br>東京都千代田区神田駿河台四丁目 6 番地                      |  |
| (22)出顧日  | 平成10年12月22日(1998.12.22) |          | 果从都工门口及中国联州口口10日70日70日70日70日70日70日70日70日70日70日70日70日70 |  |
|          |                         | (72) 発明者 | 丹場 裕子  |  |
|          |                         |          | 東京都青梅市新町六丁目16番地の3 株式                                   |  |
|          |                         |          | 会社日立製作所デバイス開発センタ内                                      |  |
|          |                         | (74)代理人  | 100083552  |  |
|          |                         |          | 弁理士 秋田 収喜  |  |

最終頁に続く


## (54) 【発明の名称】 差動増幅器、比較器、A/D変換器、半導体集積回路装置、および配憶装置

## (57)【要約】

【課題】 消費電流、負荷インピーダンスを増加させることなく、電圧増幅利得を向上させることができる差動 増幅器を提供する。

【解決手段】 差動構成の第1導電型の第1および第2のトランジスタと、差動構成の第2導電型の第3および第4のトランジスタとを有し、第1および第3トランジスタの制御電極を第1の入力端子に接続し、また、第2および第4のトランジスタの制御電極を第2の入力端子に接続し、また、前配第1および第3のトランジスタの第2電極を第1の出力端子に接続し、前配第2および第4のトランジスタの第2電極を第2の出力端子に接続する。さらに、前配第1の出力端子と、第1の電源線との間に第1の負荷抵抗を接続し、前配第2の出力端子と、前配第1の電源線との間に第2の負荷抵抗を接続する。

## 図1



## 【特許請求の範囲】

【請求項1】 制御電極が第1の入力端子に接続される 第1導電型の第1のトランジスタと、

1

制御電極が第2の入力端子に接続され、第1の電極が前 記第1のトランジスタの第1の電極に接続される第1導 電型の第2のトランジスタと、

制御電極が第1の入力端子に接続され、第2電極が前記 第1のトランジスタの第2の電極に接続される第2導電型の第3のトランジスタと、

制御電極が第2の入力端子に接続され、第2電極が前記第2のトランジスタの第2の電極に接続される第4のトランジスタであって、第1の電極が前記第3のトランジスタの第1の電極に接続される第2導電型の第4のトランジスタと、

前記第1および第2のトランジスタの第1電極と、第1 の電圧が印加される第1の電源線との間に接続される第 1の定電流源と、

前記第3および第4のトランジスタの第1電極と、第2 の電圧が印加される第2の電源線との間に接続される第 2の定電流源と、

一方の端子が前記第1および第3のトランジスタの第2 電極に接続され、他方の端子が前記第1の電源線に接続 される第1の負荷抵抗と、

一方の端子が前記第2および第4のトランジスタの第2 電極に接続され、他方の端子が前記第1の電源線に接続 される第2の負荷抵抗とを備えることを特徴とする差動 増幅器。

【請求項2】 制御電極が第1の入力端子に接続される 第1導電型の第1のトランジスタと、

制御電極が第2の入力端子に接続され、第1の電極が前 30 ンジスタと、 記第1のトランジスタの第1の電極に接続される第1導 前記第1およ 電型の第2のトランジスタと、 の電圧が印加

制御電極が第1の入力端子に接続され、第2電極が前記 第1のトランジスタの第2の電極に接続される第2導電 型の第3のトランジスタと、

制御電極が第2の入力端子に接続され、第2電極が前記 第2のトランジスタの第2の電極に接続される第4のト ランジスタであって、第1の電極が前記第3のトランジ スタの第1の電極に接続される第2導電型の第4のトラ ンジスタと、

前記第1および第2のトランジスタの第1電極と、第1 の電圧が印加される第1の電源線との間に接続される第 1の定電流源と、

前記第3および第4のトランジスタの第1電極と、第2 の電圧が印加される第2の電源線との間に接続される第 2の定電流源と、

第1の電極が前記第1および第3のトランジスタの第2 電極に接続され、制御電極に一定の第1のバイアス電圧 が印加される第2導電型の第7のトランジスタと、

第1の電極が前記第2および第4のトランジスタの第2

2

電極に接続され、制御電極に一定の第1のバイアス電圧 が印加される第2導電型の第8のトランジスタと、

一方の端子が前記第7のトランジスタの第2の電極に接続され、他方の端子が前記第1の電源線に接続される第 1の負荷抵抗と、

一方の端子が前記第8のトランジスタの第2電極に接続され、他方の端子が前記第1の電源線に接続される第2 の負荷抵抗とを備えることを特徴とする差動増幅器。

【請求項3】 前記第1の負荷抵抗の一方の端子、あるいは、前記第2の負荷抵抗の一方の端子に接続される出力端子を備えることを特徴とする請求項1または請求項2に記載の差動増幅器。

【請求項4】 前記第1の負荷抵抗の一方の端子に接続 される第1の出力端子と、

前記第2の負荷抵抗の一方の端子に接続される第2の出力端子とを備えることを特徴とする請求項1または請求項2に記載の差動増幅器。

【請求項5】 制御電極が第1の入力端子に接続される 第1導電型の第1のトランジスタと、

制御電極が第2の入力端子に接続され、第1の電極が前 記第1のトランジスタの第1の電極に接続される第1導 電型の第2のトランジスタと、

制御電極が第1の入力端子に接続され、第2電極が前記 第1のトランジスタの第2の電極に接続される第2導電 型の第3のトランジスタと、

制御電極が第2の入力端子に接続され、第2電極が前記 第2のトランジスタの第2の電極に接続される第4のト ランジスタであって、第1の電極が前記第3のトランジ スタの第1の電極に接続される第2導電型の第4のトラ ンジスタト

前記第1および第2のトランジスタの第1電極と、第1 の電圧が印加される第1の電源線との間に接続される第 1の定電流源と、

前記第3および第4のトランジスタの第1電極と、第2 の電圧が印加される第2の電源線との間に接続される第 2の定電流源と、

第1の電極が前記第1の電源線に接続され、第2の電極 が前記第1および第3のトランジスタの第2電極に接続 される第1導電型の第5のトランジスタ、および第1の

40 電極が前記第1の電源線に接続され、第2の電極が前記 第2および第4のトランジスタの第2電極に接続される 第1導電型の第6のトランジスタとを含む能動負荷回路 とを備えることを特徴とする差動増幅器。

【請求項6】 制御電極が第1の入力端子に接続される 第1導電型の第1のトランジスタと、

制御電極が第2の入力端子に接続され、第1の電極が前 記第1のトランジスタの第1の電極に接続される第1導 電型の第2のトランジスタと、

制御電極が第1の入力端子に接続され、第2電極が前記 50 第1のトランジスタの第2の電極に接続される第2導電 型の第3のトランジスタと、

制御電極が第2の入力端子に接続され、第2電極が前記 第2のトランジスタの第2の電極に接続される第4のト ランジスタであって、第1の電極が前記第3のトランジ スタの第1の電極に接続される第2導電型の第4のトラ ンジスタと、

前記第1および第2のトランジスタの第1電極と、第1 の電圧が印加される第1の電源線との間に接続される第 1の定電流源と、

前記第3および第4のトランジスタの第1電極と、第2 の電圧が印加される第2の電源線との間に接続される第 2の定電流源と、

第1の電極が前記第1および第3のトランジスタの第2 電極に接続され、制御電極に一定の第1のパイアス電圧 が印加される第2導電型の第7のトランジスタと、

第1の電極が前記第2および第4のトランジスタの第2 電極に接続され、制御電極に一定の第1のバイアス電圧 が印加される第2導電型の第8のトランジスタと、

第1の電極が前記第1の電源線に接続され、第2の電極 が前記第7のトランジスタの第2電極に接続される第1 導電型の第5のトランジスタ、および第1の電極が前記 第1の電源線に接続され、第2の電極が前記第8のトラ ンジスタの第2電極に接続される第1導電型の第6のト ランジスタとを含む能動負荷回路とを備えることを特徴 とする差動増幅器。

【請求項7】 前記第5のトランジスタの第2の電極、 あるいは、前記第6のトランジスタの第2の電極に接続 される出力端子を備えることを特徴とする請求項5また は請求項6に記載の差動増幅器。

【請求項8】 前記第5のトランジスタの第2の電極に 接続される第1の出力端子と、

前記第6のトランジスタの第2の電極に接続される第2 の出力端子とを備えることを特徴とする請求項5または 請求項6に記載の差動増幅器。

【請求項9】 前記第1の定電流源の電流値を(I 1)、前記第1の定電流源の電流値を(I2)とすると き、 I1 < I2 を満足することを特徴とする請求項1な いし請求項8のいずれか1項に記載の差動増幅器。

【請求項10】 前配各トランジスタは、MOSトラン ジスタであることを特徴とする請求項1ないし請求項9 のいずれか1項に記載の差動増幅器。

【請求項11】 制御電極が第1の入力端子に接続され る第1導電型の第1のトランジスタと、

制御電極が第2の入力端子に接続され、第1の電極が前 記第1のトランジスタの第1の電極に接続される第1導 電型の第2のトランジスタと、

制御電極が第1の入力端子に接続され、第2電極が前記 第1のトランジスタの第2の電極に接続される第2導電 型の第3のトランジスタと、

制御電極が第2の入力端子に接続され、第2電極が前記 50 が印加される第2導電型の第8のトランジスタと、

第2のトランジスタの第2の電極に接続される第4のト ランジスタであって、第1の電極が前記第3のトランジ

スタの第1の電極に接続される第2導電型の第4のトラ ンジスタと、

前記第1および第2のトランジスタの第1電極と、第1 の電圧が印加される第1の電源線との間に接続される第 1の定電流源と、

前記第3および第4のトランジスタの第1電極と、第2 の電圧が印加される第2の電源線との間に接続される第 10 2の定電流源と、

前記第1および第3のトランジスタの第2電極に接続さ れる第1の出力端子と、

前記第2および第4のトランジスタの第2電極に接続さ れる第2の出力端子と、

第1電極が前記第1の電源線に接続され、第2電極が前 記第1の出力端子に接続される第5のトランジスタであ って、制御電極が第2の出力端子に接続される第1導電 型の第5のトランジスタと、

第1電極が前記第1の電源線に接続され、第2電極が前 記第2の出力端子に接続される第6のトランジスタであ って、制御電極が第1の出力端子に接続される第1導電 型の第6のトランジスタと、

前記第1の出力端子と前記第2の出力端子との間に接続 され、所定期間内にオンとなるスイッチング案子とを備 えることを特徴とする比較器。

【請求項12】 制御電極が第1の入力端子に接続され る第1導電型の第1のトランジスタと、

制御電極が第2の入力端子に接続され、第1の電極が前 記第1のトランジスタの第1の電極に接続される第1導 電型の第2のトランジスタと、

制御電極が第1の入力端子に接続され、第2電極が前記 第1のトランジスタの第2の電極に接続される第2導電 型の第3のトランジスタと、

制御電極が第2の入力端子に接続され、第2電極が前記 第2のトランジスタの第2の電極に接続される第4のト ランジスタであって、第1の電極が前記第3のトランジ スタの第1の電極に接続される第2導電型の第4のトラ ンジスタと、

前記第1および第2のトランジスタの第1電極と、第1 の電圧が印加される第1の電源線との間に接続される第 1の定電流源と、

前記第3および第4のトランジスタの第1電極と、第2 の電圧が印加される第2の電源線との間に接続される第 2の定電流源と、

第1の電極が前記第1および第3のトランジスタの第2 電極に接続され、制御電極に一定の第1のバイアス電圧 が印加される第2導電型の第7のトランジスタと、

第1の電極が前記第2および第4のトランジスタの第2 電極に接続され、制御電極に一定の第1のバイアス電圧

前記第7のトランジスタの第2電極に接続される第1の 出力端子と、

前記第8のトランジスタの第2電極に接続される第2の 出力端子と、

第1電極が前記第1の電源線に接続され、第2電極が前 記第1の出力端子に接続される第5のトランジスタであ って、制御電極が第2の出力端子に接続される第1導電 型の第5のトランジスタと、

第1電極が前記第1の電源線に接続され、第2電極が前 記第2の出力端子に接続される第6のトランジスタであ って、制御電極が第1の出力端子に接続される第1導電 型の第6のトランジスタと、

前記第1の出力端子と前記第2の出力端子との間に接続 され、所定期間内にオンとなるスイッチング素子とを備 えることを特徴とする比較器。

【請求項13】 前記スイッチング素子は、制御電極に クロック信号が印加されるトランジスタであることを特 徴とする請求項11または請求項12に記載の比較器。

【請求項14】 前記第1の定電流源の電流値を(I 1)、前記第1の定電流源の電流値を(I2)とすると き、 [1< [2を満足することを特徴とする請求項11] ないし請求項13のいずれか1項に記載の比較器。

【請求項15】 前記各トランジスタは、MOSトラン ジスタであることを特徴とする請求項11ないし請求項 14のいずれか1項に記載の比較器。

【請求項16】 アナログ入力信号を所定のタイミング でサンプリングするT/H回路と、

前記T/H回路からの出力電圧と、リファレンス電圧と を比較する複数個の比較器と、

前記比較器からの比較出力をラッチするラッチ回路と、 前記ラッチ回路からの出力に基づきデジタル信号を出力 するエンコーダーと、

前記複数個の比較器に対して、それぞれ異なる複数個の リファレンス電圧を供給するリファレンス電圧発生回路 と、

前記T/H回路、比較器、およびラッチ回路に対して、 クロック信号を供給するタイミング発生回路とを備える A/D変換器において、

前記比較器は、請求項11ないし請求項15のいずれか 1項に記載の比較器であることを特徴とするA/D変換 40 器。

【請求項17】 差動アナログ入力信号を所定のタイミ ングでサンプリングするT/H回路と、

前記T/H回路からの正相出力電圧を正相リファレンス 電圧分、および、前記T/H回路からの逆相出力電圧を 逆相リファレンス電圧分だけレベルシフトするレベルシ

前記レベルシフト回路からの正相リファレンス電圧分だ けレベルシフトされた正相出力電圧と、前記レベルシフ

6

された逆相出力電圧とを比較する複数個の比較器と、 前記比較器からの比較出力をラッチするラッチ回路と、 前記ラッチ回路からの出力に基づきデジタル信号を出力 するエンコーダーと、

前記複数個の比較器に対して、それぞれ異なる複数個の 正相リファレンス電圧と逆相リファレンス電圧とを供給 するリファレンス電圧発生回路と、

前記T/H回路、比較器、およびラッチ回路に対して、 クロック信号を供給するタイミング発生回路とを備える A/D変換器において、

前記比較器は、請求項10ないし請求項15のいずれか 1項に記載の比較器であることを特徴とするA/D変換

【請求項18】 前記レベルシフト回路は、ダイオード 接続された一対のトランジスタを負荷回路として共用す る第1および第2の差動増幅器であって、第1の入力端 子に正相出力電圧が印加され、第2の入力端子に正相リ ファレンス電圧が印加される第1の差動増幅器、および 第1の入力端子に逆相リファレンス電圧が印加され、第 20 2の入力端子に逆相出力電圧が印加される第2の差動増 幅器で構成されることを特徴とする請求項17に記載の A/D変換器。

【請求項19】 前記ラッチ回路は、縦続接続されたカ スコードラッチ回路、RTZラッチ回路、およびNOR ラッチ回路で構成されること特徴とする請求項16ない し請求項18のいずれか1項に記載のA/D変換器。

【請求項20】 A/D変換器を備える半導体集積回路 装置であって、

前記A/D変換器は、請求項16ないし請求項19のい 30 ずれか1項に記載のA/D変換器であることを特徴とす る半導体集積回路装置。

【請求項21】 デジタル信号を記録する記憶媒体と、 前記記憶媒体にデジタル信号を記憶する書き込み手段 と、

前記記録媒体からデジタル信号を読み出す読出し手段と を具備する記憶装置であって、

前記読出し手段は、前記記録媒体から読み出したアナロ グ信号を、デジタル信号に変換するA/D変換器を有す る記憶装置において、

前記A/D変換器は、請求項16ないし請求項19のい ずれか1項に記載のA/D変換器であることを特徴とす る記憶装置。

【請求項22】 前記読出し手段は、PR方式の等化器 と、A/D変換器と、最尤復号方式の復号化器とを有す ることを特徴とする請求項21に記載の記憶装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、差動増幅器、比較 器、A/D変換器、半導体集積回路装置および記憶装置 ト回路からの逆相リファレンス電圧分だけレベルシフト 50 に係わり、特に、消費電力を増加させることなく、電圧

増幅利得、あるいは、動作速度を向上させる場合に有効 な技術に関する。

[0002]

【従来の技術】ハード・ディスク装置(HDD)、デジ タルVTR、光ディスク装置などの記録装置では、PR ML (Partial Response Maximum Likelihood) と呼ぶ 信号処理技術が採用されている。このPRML技術は、 一般に、磁気ディスク、磁気テープ、光ディスク等の記 録媒体から読み出したアナログ信号の波形を、A/D変 換器でデジタル信号に変換し、PR (Partial Respons e)特性を持つPR等化器で等化した後、最後に、最尤 (Maximum Likelihood) 復号方式であるビタビ復号回路 で復号するものである。このPRML技術を採用するこ とにより、既存の記録再生系を大幅に変更することな く、信号処理によって記録密度を1.2~1.5倍程度 向上させることが可能である。この場合に、前記A/D 変換器の内部回路として、比較器が使用されるが、この 比較器として、フォールデッドカスコード型比較器が知 られている。なお、フォールデッドカスコード型比較器 は、例えば、下記文献 (イ) に記載されている。

(1) 'A 70-MS/s 110mW 8-b CMOS Folding and Interpolating A/D Convertor IEEE JOURNAL OF SOLID-STATE CIRCUITS VOL. 30, NO. 12, DECEMBER 1995 P. 1306 [O O O O ]

【発明が解決しようとする課題】前記A/D変換器の動 作速度を向上させるためには、前記A/D変換器の内部 回路として使用される比較器電圧増幅利得を向上させる ことが有効である。そして、前記A/D変換器の内部回 路として使用されるフォールデッドカスコード型比較器 の電圧増幅利得を大きくするためには、フォールデッド カスコード型比較器を流れる電流を増大するか、あるい は負荷の抵抗成分を大きくする必要がある。しかしなが ら、フォールデッドカスコード型比較器を流れる電流を 大きくすると消費電流が増大し、また、負荷の抵抗成分 を大きくすると出力インピーダンスが大きくなり、フォ ールデッドカスコード型比較器の後段に接続される回路 の駆動する時間が遅くなるという問題点があった。本発 明は、前記従来技術の問題点を解決するためになされた ものであり、本発明の目的は、差動増幅器において、消 費電流、負荷インピーダンスを増加させることなく、電 圧増幅利得を向上させることが可能となる技術を提供す ることにある。

【0004】また、本発明の他の目的は、比較器において、消費電力を増大させることなく、動作速度を向上させることが可能となる技術を提供することにある。

【0005】また、本発明の他の目的は、A/D変換器において、消費電力を増大させることなく、動作速度を向上させることが可能となる技術を提供することにある。

【0006】また、本発明の他の目的は、記憶装置にお 50 2の定電流源と、第1の電極が前記第1および第3のト

いて、消費電力を増大させることなく、動作速度を向上させることが可能となる技術を提供することにある。

【0007】また、本発明の他の目的は、前記A/D変換器を搭載する半導体集積回路装置を提供することにある。

【0008】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

[0009]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記の通りである。即ち、本発明は、差動増幅器におい て、制御電極が第1の入力端子に接続される第1導電型 の第1のトランジスタと、制御電極が第2の入力端子に 接続され、第1の電極が前記第1のトランジスタの第1 の電極に接続される第1導電型の第2のトランジスタ と、制御電極が第1の入力端子に接続され、第2電極が 前記第1のトランジスタの第2の電極に接続される第2 導電型の第3のトランジスタと、制御電極が第2の入力 20 端子に接続され、第2電極が前記第2のトランジスタの 第2の電極に接続される第4のトランジスタであって、 第1の電極が前記第3のトランジスタの第1の電極に接 続される第2導電型の第4のトランジスタと、前記第1 および第2のトランジスタの第1電極と、第1の電圧が 印加される第1の電源線との間に接続される第1の定電 流源と、前記第3および第4のトランジスタの第1電極 と、第2の電圧が印加される第2の電源線との間に接続 される第2の定電流源と、一方の端子が前記第1および 第3のトランジスタの第2電極に接続され、他方の端子 が前記第1の電源線に接続される第1の負荷抵抗と、一 方の端子が前記第2および第4のトランジスタの第2電 極に接続され、他方の端子が前記第1の電源線に接続さ れる第2の負荷抵抗とを備えることを特徴とする。

【0010】また、本発明は、差動増幅器において、制 御電極が第1の入力端子に接続される第1導電型の第1 のトランジスタと、制御電極が第2の入力端子に接続さ れ、第1の電極が前記第1のトランジスタの第1の電極 に接続される第1導電型の第2のトランジスタと、制御 電極が第1の入力端子に接続され、第2電極が前記第1 のトランジスタの第2の電極に接続される第2導電型の 第3のトランジスタと、制御電極が第2の入力端子に接 続され、第2電極が前記第2のトランジスタの第2の電 極に接続される第4のトランジスタであって、第1の電 極が前記第3のトランジスタの第1の電極に接続される 第2導電型の第4のトランジスタと、前記第1および第 2のトランジスタの第1電極と、第1の電圧が印加され る第1の電源線との間に接続される第1の定電流源と、 前記第3および第4のトランジスタの第1電極と、第2 の電圧が印加される第2の電源線との間に接続される第

ランジスタの第2電極に接続され、制御電極に一定の第 1のパイアス電圧が印加される第2導電型の第7のトラ ンジスタと、第1の電極が前記第2および第4のトラン ジスタの第2電極に接続され、制御電極に一定の第1の バイアス電圧が印加される第2導電型の第8のトランジ スタと、一方の端子が前記第7のトランジスタの第2の 電極に接続され、他方の端子が前記第1の電源線に接続 される第1の負荷抵抗と、一方の端子が前記第8のトラ ンジスタの第2電極に接続され、他方の端子が前記第1 の電源線に接続される第2の負荷抵抗とを備えることを 特徴とする。

【0011】また、本発明は、差動増幅器において、前 記第1の負荷抵抗の一方の端子、あるいは、前記第2の 負荷抵抗の一方の端子に接続される出力端子を備えるこ とを特徴とする。

【0012】また、本発明は、差動増幅器において、前 記第1の負荷抵抗の一方の端子に接続される第1の出力 端子と、前記第2の負荷抵抗の一方の端子に接続される 第2の出力端子とを備えることを特徴とする。

【0013】また、本発明は、差動増幅器において、前 記第1および第2の負荷抵抗に代えて、能動負荷回路を 使用することを特徴とする。

【0014】また、本発明は、差動増幅器において、前 記第1の定電流源の電流値を (I1)、前記第1の定電 流源の電流値を(I2)とするとき、I1<I2を満足 することを特徴とする。

【0015】また、本発明は、比較器において、制御電 極が第1の入力端子に接続される第1導電型の第1のト ランジスタと、制御電極が第2の入力端子に接続され、 第1の電極が前記第1のトランジスタの第1の電極に接 30 続される第1導電型の第2のトランジスタと、制御電極 が第1の入力端子に接続され、第2電極が前記第1のト ランジスタの第2の電極に接続される第2導電型の第3 のトランジスタと、制御電極が第2の入力端子に接続さ れ、第2電極が前記第2のトランジスタの第2の電極に 接続される第4のトランジスタであって、第1の電極が 前記第3のトランジスタの第1の電極に接続される第2 導電型の第4のトランジスタと、前記第1および第2の トランジスタの第1電極と、第1の電圧が印加される第 1の電源線との間に接続される第1の定電流源と、前記 40 る。 第3および第4のトランジスタの第1電極と、第2の電 圧が印加される第2の電源線との間に接続される第2の 定電流源と、前記第1および第3のトランジスタの第2 電極に接続される第1の出力端子と、前記第2および第 4のトランジスタの第2電極に接続される第2の出力端 子と、第1電極が前記第1の電源線に接続され、第2電 極が前記第1の出力端子に接続される第5のトランジス タであって、制御電極が第2の出力端子に接続される第 1導電型の第5のトランジスタと、第1電極が前記第1

10

接続される第6のトランジスタであって、制御電極が第 1の出力端子に接続される第1導電型の第6のトランジ スタと、前記第1の出力端子と前記第2の出力端子との 間に接続され、所定期間内にオンとなるスイッチング素 子とを備えることを特徴とする。

【0016】また、本発明は、比較器において、制御電 極が第1の入力端子に接続される第1導電型の第1のト ランジスタと、制御電極が第2の入力端子に接続され、 第1の電極が前記第1のトランジスタの第1の電極に接 10 続される第1導電型の第2のトランジスタと、制御電極 が第1の入力端子に接続され、第2電極が前記第1のト ランジスタの第2の電極に接続される第2導電型の第3 のトランジスタと、制御電極が第2の入力端子に接続さ れ、第2電極が前記第2のトランジスタの第2の電極に 接続される第4のトランジスタであって、第1の電極が 前記第3のトランジスタの第1の電極に接続される第2 導電型の第4のトランジスタと、前記第1および第2の トランジスタの第1電極と、第1の電圧が印加される第 1の電源線との間に接続される第1の定電流源と、前記 第3および第4のトランジスタの第1電極と、第2の電 圧が印加される第2の電源線との間に接続される第2の 定電流源と、第1の電極が前記第1および第3のトラン ジスタの第2電極に接続され、制御電極に一定の第1の バイアス電圧が印加される第2導電型の第7のトランジ スタと、第1の電極が前記第2および第4のトランジス タの第2電極に接続され、制御電極に一定の第1のバイ アス電圧が印加される第2導電型の第8のトランジスタ と、前記第7のトランジスタの第2電極に接続される第 1の出力端子と、前記第8のトランジスタの第2電極に 接続される第2の出力端子と、第1電極が前配第1の電 源線に接続され、第2電極が前記第1の出力端子に接続 される第5のトランジスタであって、制御電極が第2の 出力端子に接続される第1導電型の第5のトランジスタ と、第1電極が前記第1の電源線に接続され、第2電極 が前記第2の出力端子に接続される第6のトランジスタ であって、制御電極が第1の出力端子に接続される第1 導電型の第6のトランジスタと、前記第1の出力端子と 前記第2の出力端子との間に接続され、所定期間内にオ ンとなるスイッチング素子とを備えることを特徴とす

【0017】また、本発明は、比較器において、前記ス イッチング素子が、制御電極にクロック信号が印加され るトランジスタであることを特徴とする。

【0018】また、本発明は、比較器において、前記第 1の定電流源の電流値を(11)、前記第1の定電流源 の電流値を(I2)とするとき、I1<I2を満足する ことを特徴とする。

【0019】また、本発明は、アナログ入力信号を所定 のタイミングでサンプリングするT/H回路と、前記T の電源線に接続され、第2電極が前記第2の出力端子に 50 / H回路からの出力電圧と、リファレンス電圧とを比較

する複数個の比較器と、前記比較器からの比較出力をラッチするラッチ回路と、前記ラッチ回路からの出力に基づきデジタル信号を出力するエンコーダーと、前記複数個の比較器に対して、それぞれ異なる複数個のリファレンス電圧を供給するリファレンス電圧発生回路と、前記T/H回路、比較器、およびラッチ回路に対して、クロック信号を供給するタイミング発生回路とを備えるA/D変換器において、前記比較器は、前記記載の比較器であることを特徴とする。

【0020】また、本発明は、差動アナログ入力信号を 所定のタイミングでサンプリングするT/H回路と、前 記T/H回路からの正相出力電圧を正相リファレンス電 圧分、および、前記T/H回路からの逆相出力電圧を逆 相リファレンス電圧分だけレベルシフトするレベルシフ ト回路と、前記レベルシフト回路からの正相リファレン ス電圧分だけレベルシフトされた正相出力電圧と、前記 レベルシフト回路からの逆相リファレンス電圧分だけレ ベルシフトされた逆相出力電圧とを比較する複数個の比 較器と、前記比較器からの比較出力をラッチするラッチ 回路と、前記ラッチ回路からの出力に基づきデジタル信 号を出力するエンコーダーと、前記複数個の比較器に対 して、それぞれ異なる複数個の正相リファレンス電圧と 逆相リファレンス電圧とを供給するリファレンス電圧発 生回路と、前記T/H回路、比較器、およびラッチ回路 に対して、クロック信号を供給するタイミング発生回路 とを備えるA/D変換器において、前記記載の比較器で あることを特徴とする。

【0021】また、本発明は、A/D変換器において、前記レベルシフト回路は、ダイオード接続された一対のトランジスタを負荷回路として共用する第1および第2の差動増幅器であって、第1の入力端子に正相出力電圧が印加され、第2の入力端子に正相リファレンス電圧が印加される第1の差動増幅器、および第1の入力端子に逆相リファレンス電圧が印加され、第2の入力端子に逆相出力電圧が印加される第2の差動増幅器で構成されることを特徴とする。

【0022】また、本発明は、A/D変換器において、 前記ラッチ回路は、縦続接続されたカスコードラッチ回 路、RTZラッチ回路、およびNORラッチ回路で構成 されること特徴とする。

【0023】また、本発明は、A/D変換器を備える半 導体集積回路装置であって、前記A/D変換器は、前記 記載のA/D変換器であることを特徴とする。

【0024】また、本発明は、デジタル信号を記録する 記憶媒体と、前記記憶媒体にデジタル信号を記憶する書 き込み手段と、前記記録媒体からデジタル信号を読み出 す読出し手段とを具備する記憶装置であって、前記読出 し手段は、前記記録媒体から読み出したアナログ信号 を、デジタル信号に変換するA/D変換器を有する記憶 装置において、前記A/D変換器は、前記記載のA/D 12

変換器であることを特徴とする。

【0025】また、本発明は、記憶装置において、前記 読出し手段は、PR方式の等化器と、A/D変換器と、 最尤復号方式の復号化器とを有することを特徴とする。 【0026】

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0027】[実施の形態1]図1は、本発明の実施の 形態1の差動増幅器の回路構成を示す回路図である。本 実施の形態の差動増幅器は、第1の電圧(VDD)が印加 される電源ライン(第1の電源線)と、第2の電圧(G ND)が印加される接地ライン(第2の電源線)との間 に、直列に接続されるp型MOSトランジスタ(以下、 PMOSと称する。) (TP3) と、差動構成のPMO S (TP1, TP2) と、差動構成のn型MOSトラン ジスタ(以下、NMOSと称する。)(TN1、TN 2)と、NMOS (TN3)とを備える。ここで、ソー ス電極が電源ラインに接続されるPMOS (TP3) は、第1の定電流源を構成するものであり、ゲート電極 に一定のバイアス電圧 (VGP) が印加される。同様 に、ソース電極が接地ラインに接続されるNMOS(T N3)は、第2の定電流源を構成するものであり、ゲー ト電極に一定のパイアス電圧(VGN)が印加される。 また、PMOS (TP1, TP2) の各ソース電極は、 PMOS (TP3) のドレイン電極に接続され、同様 に、NMOS (TN1, TN2) の各ソース電極は、N MOS (TN3) のドレイン電極に接続される。

【0028】また、PMOS (TP1) のドレイン電極は、NMOS (TN1) のドレイン電極に接続されるとともに、PMOS (TP1) のゲート電極と、NMOS (TN1) のゲート電極とは、第1の入力端子 (INP) に接続される。同様に、PMOS (TP2) のドレイン電極は、NMOS (TN2) のドレイン電極に接続されるとともに、PMOS (TP2) のゲート電極と、NMOS (TN2) のゲート電極とは、第2の入力端子(INM) に接続される。

【0029】さらに、PMOS (TP1) のドレイン電 極 (または、NMOS (TN1) のドレイン電極) と、 電源ラインとの間に、負荷抵抗 (R1) とNMOS (T N4) との直列回路が接続される。ここで、NMOS (TN4) は、ソース電極が、PMOS (TP1) のドレイン電極 (または、NMOS (TN1) のドレイン電 極) に接続され、ドレイン電極が負荷抵抗 (R1) に接続される。同様に、PMOS (TP2) のドレイン電極 (または、NMOS (TN2) のドレイン電極) と、電源ラインとの間に、負荷抵抗 (R2) とNMOS (TN5) との直列回路が接続される。ここで、NMOS (TN5) は、ソース電極が、PMOS (TP2) のドレイ

ン電極(または、NMOS(TN2)のドレイン電極) に接続され、ドレイン電極が負荷抵抗(R2)に接続さ れる。また、NMOS (TN4, TN5) は、各ゲート 電極に一定のバイアス電圧 (VB) が印加され、さら に、NMOS(TN4)のドレイン電極は第2の出力端 子 (OUTM) に、NMOS (TN5)のドレイン電極 は第1の出力端子(OUTP)に接続される。このNM OS (TN4, TN5) は、PMOS (TP1) のドレ イン電極(または、NMOS (TN1) のドレイン電 極)と、PMOS (TP2)のドレイン電極(または、 NMOS (TN2) のドレイン電極) を一定の電圧に保 持するためのものであり、PMOS (TP1) のドレイ ン電極 (または、NMOS (TN1) のドレイン電極) と、PMOS (TP2) のドレイン電極(または、NM OS (TN2) のドレイン電極) の電圧が一定に保持さ れる場合は必要ない。

【0030】以下、図1を参照して、本実施の形態の差 \*

 $VOUT = (VDD-RL \cdot I) - (VDD-RL \cdot I)$ . . . . . . . . = 0

ここで、第1の入力端子 (INP) に印加される入力信 号の電圧が(V + A v)、第2の入力端子(I NM)に 印加される入力信号の電圧が (V-Δv) となると、P MOS (TP1) を流れる電流は (I-Δio)、PM **OS (TP2) を流れる電流は (I+Δio) となり、** また、NMOS (TN1) を流れる電流は (2・I+Δ ip)、NMOS (TN2)を流れる電流は (2·I-Δip)となる。したがって、負荷抵抗 (R1) を流れ ※

【数2】  $VOUT = (VDD - RL \cdot (I - \Delta i o - \Delta i p))$ -  $(VDD-RL \cdot (I + \Delta i o + \Delta i p))$ 

(VOUT=0) となる。

[0031] 【数1】

図2は、前記文献(イ)に示す従来のフォールデッドカ スコード型比較器をアンプ形式にした回路構成を示す回 路図である。図2に示すように、従来のフォールデッド カスコードアンプは、差動増幅回路を構成するPMOS (TP1, TP2) と直列に、NMOS (TN6, TN 7) が接続されている点で、本実施の形態の差動増幅器 と相違する。ここで、NMOS(TN6, TN7)は、 共に定電流源を構成するものであり、ゲート電極に一定 のバイアス電圧 (VGN) が印加され、また、ドレイン 電極がPMOS (TP1, TP2) のドレイン電極に、 ソース電極が接地ラインに接続される。

【0033】以下、図2を参照して、従来のフォールデ ッドカスコードアンプの動作を説明する。但し、説明を 簡単にするために、PMOS (TP3)を流れる電流が 2・I、NMOS(TN6, TN73)を流れる電流が 2 · I であると仮定し、また、負荷抵抗(R1, R2) の抵抗値は共にRLとする。前記第1の入力端子(IN P) と第2の入力端子 (INM) とに印加される入力信 号の電圧が同一 (V) の場合は、PMOS (TP1) と★

 $= 2 \cdot (\Delta i \circ + \Delta i p) \cdot RL \cdot \cdot \cdot \cdot \cdot \cdot \cdot$ (2) **★PMOS (TP2) とを流れる電流は同一(I) であ** り、また、NMOS(TN1)とNMOS(TN2)と を流れる電流も同一(2・I)である。したがって、負 荷抵抗 (R1, R2) を流れる電流も同一(I) となる ので、第1の出力端子(OUTP)と第2の出力端子 (OUTM) との間の電位差 (VOUT) は、0 (VO UT=0)となる。ここで、第1の入力端子(INP) に印加される入力信号の電圧が (V+Δv)、第2の入 力端子(INM)に印加される入力信号の電圧が(V-Δv)となると、PMOS (TP1)を流れる電流は (I-Δi)、PMOS (TP2) を流れる電流は(I +Δi)となるので、負荷抵抗 (R1) を流れる電流は (I+Δi)、負荷抵抗(R2)を流れる電流は(I- $\Delta$  i ) となる。そのため、下記(3)式に示すように、 第1の出力端子(OUTP)と第2の出力端子(OUT M) との間の電位差 (VOUT) は、2・Ai・RLと なる。

[0034] 【数3】

 $VOUT = (VDD - RL \cdot (I - \Delta i))$ 

20※る電流は (I+Δio+Δip)、負荷抵抗 (R2) を 流れる電流は( $I-\Deltaio-\Deltaip$ )となる。そのた め、下記(2)式に示すように、第1の出力端子(OU TP)と第2の出力端子(OUTM)との間の電位差 (VOUT) は、2・(Δio+Δip)・RLとな [0032]

14 \*動増幅器の動作を説明する。但し、説明を簡単にするた

めに、PMOS (TP3) を流れる電流が2・I、NM

OS (TN3)を流れる電流が4・Iであると仮定し、

また、負荷抵抗 (R1, R2) の抵抗値は共にRLとす

る。前記第1の入力端子(INP)と第2の入力端子

(INM) とに印加される入力信号の電圧が同一(V)

の場合は、PMOS (TP1) とPMOS (TP2) と

を流れる電流は同一 (I) であり、また、NMOS (T

N1) とNMOS (TN2) とを流れる電流も同一 (2

I) である。したがって、負荷抵抗(R1, R2)を

(OUTP) と第2の出力端子 (OUTM) との間の電

位差 (VOUT) は、下記 (1) 式に示すように、同一

流れる電流も同一(I)となるので、第1の出力端子

(9)

15

 $-(VDD-RL\cdot (I+\Delta i))$ 

 $= 2 \cdot \Delta i \cdot RL \cdot \cdots \cdot \cdots \cdot \cdots \cdot \cdots$ (3)

前記(2)式、(3)式から理解できるように、本実施 の形態の差動増幅器および従来のフォールデッドカスコ ードアンプにおいて、負荷抵抗 (R1, R2) の抵抗値 が一定とすると、本実施の形態の差動増幅器は、従来の フォールデッドカスコードアンプに比べて、電圧増幅利 得を大きくすることができる。また、本実施の形態の差 動増幅器全体を流れる電流は(4 · I)であり、これ は、従来のフォールデッドカスコードアンプ全体を流れ 10 【0036】 る電流と同じである。

\*【0035】本実施の形態の差動増幅器の相互コンダク タンス (Gm) は、下記 (4) 式に示すように、PMO S (TP1, TP2)で構成される差動増幅回路の相互 コンダクタンス (gm (TP1, TP2))と、NMO S (TN1, TN2)で構成される差動増幅回路の相互 コンダクタンス(gm(TN1, TN2))との和で表 される。

16

【数4】

 $Gm = gm (TP1, TP2) + gm (TN1, TN2) \cdot \cdot \cdot (4)$ 

例えば、本実施の形態の差動増幅器において、下記

**%**[0037]

(5) 式を満足するものとする。

【数5】

 $I (TN3) = 2 \cdot I (TP3)$ Ve(TN1, TN2) = Ve(TP1, TP2)

但し、I (TP3) は、定電流源を構成するPMOS (TP3)により供給される定電流の電流値、I (TN 3) は、定電流源を構成するNMOS (TN3) に吸い 20 【0038】 込まれる定電流の電流値、Vgsはゲート・ソース間電

- ★態の差動増幅器の相互コンダクタンス (Gm) は、下記 (6) 式のように表される。

☆【0039】

【数6】

圧、Vthは閾値電圧である。この場合に、本実施の形★

 $gm(TN1, TN2) = 2 \cdot gm(TP1, TP2)$ 

また、本実施の形態の差動増幅器の電圧増幅利得(G a) は、下記(7) のように表される。

【数7】 ☆

 $Ga = Gm \cdot RL$ 

 $= 3 \cdot gm \text{ (TP1, TP2)} \cdot RL \cdot \cdots \cdot \cdots (7)$ 

このように、本実施の形態の差動増幅器および従来のフ 1, R2)の抵抗値が一定とすると、本実施の形態の差 動増幅器は、従来のフォールデッドカスコードアンプに 比べて、約3倍の電圧増幅利得を得ることができる。 し たがって、本実施の形態の差動増幅器では、消費電流、 負荷インピーダンスを増加させることなく、電圧増幅利 得を向上させることができる。なお、本実施の形態の差 動増幅器において、図3に示すように、負荷抵抗(R 1, R2) に代えて、PMOS (TP10, TP11) で構成される能動負荷回路を使用することもできる。ま の代わりに、単一のシングル入力信号であっても良く、 この場合は、第2の入力端子(INM)には、基準バイ アス電圧を印加すればよい。さらに、本実施の形態の差 動増幅器において、差動出力信号を出力する構成に代え て、単一のシングル出力信号を出力する構成としてもよ V.

[0040]

【実施の形態2】図4は、本発明の実施の形態2の比較 器の回路構成を示す回路図である。本実施の形態の比較

- 差動増幅器と相違する。以下、相違点を中心に本実施の オールデッドカスコードアンプにおいて、負荷抵抗 (R 30 形態の比較器について説明する。本実施の形態の比較器 は、図1に示す負荷抵抗(R1, R2)に代えて、PM OS (TP4, TP5) が使用される。ここで、PMO S(TP4)のゲート電極は、PMOS(TP5)のド レイン電極に接続され、また、PMOS(TP5)のゲ ート電極は、PMOS(TP4)のドレイン電極に接続 される。さらに、PMOS (TP4, TP5) のドレイ ン電極の間に、PMOS (TP6) が接続される。この PMOS (TP6) のゲート電極には、クロック信号 (CP1)が印加される。
- た、本実施の形態の差動増幅器において、差動入力信号 40 【0041】以下、本実施の形態の比較器の動作を説明 する。クロック信号(CP1)がLowレベル(以下、 Lレベルと称する。) であるプリアンプ動作時には、P MOS(TP6)はオンであり、入力端子(INP, I NM) に印加される信号電圧による信号電流 (Δio, Δip)は、PMOS (TP4~TP6)を流れる。例 えば、図4に示すように、プリアンプ動作時に、経路 (L1) を流れる電流が (I+Δio+Δip)、経路 (L2) を流れる電流が (I-Δio-Δip) である とすると、PMOS (TP5) を流れる電流の一部はP 器は、出力段(負荷回路)の構成が前記実施の形態1の 50 MOS(TP6)を流れる。この場合に、PMOS(T

P6) のオン抵抗により、出力端子(OUTP, OUT M) 間に電位差 (Vout) が生じる。次に、クロック 信号 (CP1) がHighレベル (以下、Hレベルと称 する。)であるラッチ動作時に、PMOS(TP6)は オフとなり、信号電流 (Δio, Δip) は、PMOS (TP4, TP5) を流れる。この場合に、出力端子 (OUTP, OUTM) 間の電位差 (Vout) によ り、PMOS (TP4, TP5) に正帰還がかかるた め、出力端子(OUTP, OUTM)の電位差(Vou t) の振幅が拡大される。例えば、プリアンプ動作時 に、第2の出力端子(OUTM)が低電圧、第1の出力 端子(OUTP)が高電圧であるとすると、ラッチ動作 には、第2の出力端子(OUTM)の電圧がゲート電極 に印加されるPMOS (PT5) がより導通状態になる ように動作し、また、第1の出力端子(OUTP)の電 圧がゲート電極に印加されるPMOS (PT4)がより 不導通状態になるように動作し、その結果、第1の出力 端子(OUTP)がより高電圧、第2の出力端子(OU TM) がより低電圧となる。

【0042】図5は、本実施の形態の比較器の動作を、 従来例と比較して説明するための波形図である。この図 5の波形図から分かるように、本実施の形態の比較器で は、ラッチ動作時に、第1の出力端子(OUTP)およ び第2の出力端子(OUTM)の電圧が速やかに所定の 電圧レベルに到達するのに対して、従来の比較器では、 プリアンプ動作時のセットリング不足により、ラッチ動 作時に、第1の出力端子(OUTP)および第2の出力 端子(OUTM)の電圧が所定の電圧レベルに到達する まで多大な時間がかかり、結果として、誤った比較結果 を出力する場合があった。

【0043】このように、本実施の形態の比較器によれ ば、前記実施の形態1の差動増幅器を使用し、消費電 流、負荷インピーダンスを増加させることなく、差動増 幅器の電圧増幅利得を向上させることができる。これに より、本実施の形態の比較器では、消費電力を増大させ ることなく、比較器の動作速度を向上させることがで き、高速化、低消費電力化を達成することが可能とな

【0044】 [実施の形態3] 図6は、本発明の実施の 形態3のフラッシュ型A/D変換器の概略構成を示すプ 40 ロック図である。本実施の形態は、前記実施の形態2の \*

OUTP = (IPv - RPv) - (IMv - RMv)

OUTM = - ((IPv - RPv) - (IMv - RMv))

ここで、IPvは入力端子(INP)に入力される正相 入力信号電圧、IMvは入力端子(INM)に入力され る逆相入力信号電圧、RPvはリファレンス電圧入力端 子(RP)に入力される正相リファレンス電圧、RMv はリファレンス電圧入力端子 (RM) に入力される逆相 リファレンス電圧である。

\*比較器を使用したフラッシュ型A/D変換器であり、同 図において、1はT/H(Track and Hol d) 回路、2はリファレンス電圧発生回路、3はレベル シフト回路、4は比較器、5はラッチ回路、6はエンコ ーダー、7はパイアス回路、8はタイミング発生回路で ある。図では、図6に示すレベルシフト回路3、比較器 4およびラッチ回路5の回路構成を示す回路図であり、 また、図8は、図7に示す各部のタイミングチャートを 示す図である。以下、図7、図8を用いて、本実施の形 10 態のA/D変換器の動作について説明する。なお、nは A/D変換器のビット数とする。差動アナログ入力信号 (AINP, AINM) は、T/H回路1によってサン プリングされ、 $(2^{n-1})$  個から成るレベルシフト回路 3の入力端子(INP, INM)に共通に入力される (図8の①参照)。

【0045】リファレンス電圧発生回路2は、その差が アナログ入力信号のフル振幅に相当する電圧(VRT、 VRB) が入力され、その電圧 (VRT, VRB) を (2n) 等分した電圧を生成する。このリファレンス電 20 圧発生回路2で生成されたそれぞれの電圧は、レベルシ フト回路3のリファレンス電圧入力端子(RP, RM) の各々に入力される。

【0046】レベルシフト回路3は、ダイオード接続さ れたNMOS (TN20, TN21) を負荷回路として 共用する2つの差動増幅回路から構成される。ここで、 一方の差動増幅回路を構成するNMOS(TN22)の ゲート電極には入力端子 (INP) に入力される正相入 力信号が印加され、NMOS (TN23) のゲート電極 にはリファレンス電圧入力端子(RP)に入力される正 30 相リファレンス電圧が印加される。同様に、他方の差動 増幅回路を構成するNMOS (TN24)のゲート電極 にはリファレンス電圧入力端子 (RM) に入力される逆 相リファレンス電圧が印加され、NMOS (TN25) のゲート電極には入力端子 (INM) に入力される逆相 入力信号が印加される。このレベルシフト回路3は、入 力端子 (INP, INM) およびリファレンス電圧入力 端子(RP, RM)に入力される電圧から、下記(8) に示す演算を行い、出力端子(OUTP, OUTM)に 出力する。

[0047] 【数8】

【0048】このレベルシフト回路3の出力は、比較器 4の入力端子(INP, INM)に入力される。この比 較器4は、前記実施の形態2の比較器であり、比較器4 は、入力端子(INP, INM)に入力された電圧の大 小関係を比較し出力する(図80②参照)。即ち、比較 50 器4は、正相入力信号電圧(IPv)を正相リファレン

(11)

ス電圧(RPv)分だけレベルシフトした電圧と、逆相 入力信号電圧(IMv)を逆相リファレンス電圧(RM v) 分だけレベルシフトした電圧との大小関係を比較す る。ラッチ回路5は、カスコードラッチ回路51、RT Zラッチ回路52、NORラッチ回路53から構成さ れ、クロック信号(CP2, CP3)により、比較器4 の出力を一定のタイミングごとにラッチし、かつ比較結 果をCMOSレベルまで増幅する。ここで、カスコード ラッチ回路51は、PMOS (TP30ないしTP3 3) & NMOS (TN30, TN31, TN33) & で構成され、クロック信号(CP2)がHレベルの時 (プリ動作時)に、NMOS (TN33) はオンとな り、前記したように、カスコードラッチ回路51の出力 端子間 (NMOS (TN30) およびNMOS (TN3 1) のドレイン電極間) に電位差が生じる。次に、クロ ック信号(CP1)がLレベルの時(ラッチ動作時) に、NMOS(TN33)はオフとなり、NMOS(T N30) およびNMOS (TN31) は、出力端子間の 電位差により正帰還がかかるため、NMOS (TN3) 0) およびNMOS (TN31) は、出力端子に出力端 子間の電位差を拡大した電圧を出力する(図80③参 照)。

【0049】RTZラッチ回路52は、PMOS (TP 34ないしTP36) と、NMOS (TN34~TN3 7)とで構成され、クロック信号(CP3)がHレベル の時 (リセット動作時) に、NMOS (TN36, TN 37) はオン、PMOS (TP34) はオフとなり、P MOS (TP35) およびPMOS (TP35) のドレ イン電極はAGND2の電圧となる。次に、クロック信 号(CP3)がLレベルの時(ラッチ動作時)に、NM OS (TN36, TN37) はオフ、PMOS (TP3 4) はオンとなり、PMOS(TP35)およびPMO S (TP35) は、NMOS (TN34) およびNMO S(TN35)のゲート電極に入力される入力信号電圧 をラッチし、かつCMOSレベルまで増幅して出力する (図8の④参照)。NORラッチ回路53は、ノア回路 (NOR1, NOR2) で構成され、RT2ラッチ回路 52の出力を保持する。

【0050】エンコーダ6は、(20~1)個のラッチ出 力(サーマルコード)を、nビットのデジタルデータ (パイナリコード) に変換する。パイアス回路7は、T /H回路1、リファレンス電圧発生回路2、レベルシフ ト回路3、比較器4等の回路で必要なバイアス電圧を発 生する。タイミング発生回路8は、T/H回路1、比較 器4、ラッチ回路5、エンコーダ6等の回路で必要なク ロックタイミング信号 (TH, CP1, CP2, CP 3)を生成する。本実施の形態のA/D変換器は、前記 実施の形態2の比較器4を使用することにより、消費館 力を増加することなく高速動作が可能であるので、高 速、低消費電力なA/D変換器を実現できる。なお、本 50 も適用可能である。さらに、本実施の形態1の差動増幅

20

実施の形態のA/D変換器において、差動入力信号の代 わりに、単一のシングル入力信号であっても良く、この 場合は、レベルシフト回路3は必要なく、比較器4に は、シングル入力信号とリファレンス電圧とが入力され

【0051】図9は、本実施の形態のA/D変換器が適 用される装置の一例としてハードディスク装置の概略構 成を示すプロック図である。同図に示すように、ハード ディスク装置100は、ディスクコントローラ210を 10 介して、ホストコンピュータ200と接続される。ホス トコンピュータ200からの書き込みデータは、ディス クコントローラ210、ハードディスクコントローラ1 01を介して、エンコーダ/デコーダ回路102に入力 され、エンコーダ/デコーダ回路102で、記録符号 (例えば、8-9変換符号)に変換される。このエンコ ーダ/デコーダ回路102から記録符号は、リード・ラ イトアンプ103で増幅された後、磁気ディスク113 に記憶される。磁気ディスクからの読み出し信号は、リ ード・ライトアンプ103およびAGCアンプ104で 20 増幅されて後、アクティブフイルタ105でノイズ除去 され、A/D変換器106に入力される。このA/D変 換器106からのデータは、波形等化器107で波形等 化された後、ビタビディテクタ108でビタビ復号(最 尤復号)され、エンコーダ/デコーダ回路102で元の データ形式に変換され、ホストコンピュータ200側に 出力される。ここで、波形等化器107は、デジタル信 号処理でPR等化を行う。また、リード/ライトPLL 回路109は、A/D変換器106、波形等化器107 およびエンコーダ/デコーダ回路102で使用するクロ 30 ック信号を生成する。ここで、A/D変換器106は、 前記実施の形態3のA/D変換器である。ハードディス クコントローラ101は、ボイスコイルモータドライバ 110、スピンドルモータドライバ111を制御し、前 記したデータの書き込み、読み出しの際の、磁気ヘッド 112の位置決めを行い、また、スピンドルモータ11 4を制御する。なお、図9において、マイコン115 は、ハードディスク装置100全体を制御する。

【0052】図9に示すハードディスク装置は、A/D 変換器106として、前記実施の形態3のA/D変換器 40 を使用することにより、A/D変換器106の高速化、 低消費電力化を達成することができるので、ハードディ スク装置全体の高速化、低消費電力化を達成することが 可能となる。なお、図9中の点線枠120内の各回路 は、信号処理用LSIとして、単一の半導体集積回路装 置で構成され、同様に、図9中の点線枠130内の各回 路は、ディスク駆動用LSIとして、単一の半導体集積 回路装置で構成される。また、本実施の形態3のA/D 変換器は、図9に示すハードディスク装置以外に、磁気 テープ、光ディスク装置、デジタルピデオディスク等に

器は、前記した比較器、A/D変換器以外の、オペアン ブ等の一般の増幅器として使用可能であることは言うま

【0053】以上、本発明者によってなされた発明を、 前記実施の形態に基づき具体的に説明したが、本発明 は、前記実施の形態に限定されるものではなく、その要 旨を挽脱しない範囲において種々変更可能であることは 勿論である。

#### [0054]

【発明の効果】本願において関示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。

- (1) 本発明によれば、差動増幅器において、消費電 流、負荷インピーダンスを増加させることなく、電圧増 幅利得を向上させることが可能となる。
- (2) 本発明によれば、比較器において、消費電力を増 大させることなく、動作速度を向上させることが可能と なる。
- (3) 本発明によれば、A/D変換器において、消費電 可能となる。
- (4) 本発明によれば、記憶装置において、消費電力を 増大させることなく、動作速度を向上させることが可能 となる。

## 【図面の簡単な説明】

【図1】本発明の実施の形態1の差動増幅器の回路構成 を示す回路図である。

【図2】従来のフォールデッドカスコード型比較器をア ンプ形式にした回路構成を示す回路図である。

【図3】本発明の実施の形態1の差動増幅器の変形例の 回路構成を示す回路図である。

【図4】本発明の実施の形態2の比較器の回路構成を示

22

す回路図である。

【図5】本発明の実施の形態2の比較器の動作を説明す るための波形図である。

【図6】本発明の実施の形態3のフラッシュ型A/D変 換器の概略構成を示すブロック図である。

【図7】図6に示すレベルシフト回路、比較器およびフ ッチ回路の回路構成を示す回路図である。

【図8】図7に示す各部のタイミングチャートを示す図 である。


【図9】本発明の実施3の形態のA/D変換器が使用さ れる装置の一例としてハードディスク装置の概略構成を 示すプロック図である。


### 【符号の説明】


1…T/H (Track and Hold) 回路、2… リファレンス電圧発生回路、3…レベルシフト回路、4 …比較器、5…ラッチ回路、6…エンコーダー、7…パ イアス回路、8…タイミング発生回路、51…カスコー ドラッチ回路、52…RTZラッチ回路、53…NOR ラッチ回路、100…ハードディスク装置、101…ハ 力を増大させることなく、動作速度を向上させることが 20 ードディスクコントローラ、102…エンコーダ/デコ ーダ回路、103…リード・ライトアンプ、104…A GCアンプ、105…アクティブフイルタ、106…A /D変換器、107…波形等化器、108…ピタビディ テクタ、109…リード/ライトPLL回路、110… ボイスコイルモータドライバ、111…スピンドルモー タドライバ、112…磁気ヘッド、113…磁気ディス ク、114…スピンドルモータ、115…マイコン、1 20,130…半導体集積回路装置(LSI)、200 …ホストコンピュータ、210…ディスクコントロー 30 ラ、TP…p型MOSトランジスタ、TN…n型MOS トランジスタ、R…抵抗、IN…入力端子、OUT…出 カ端子、NOR…ノア回路。

【図5】

## 図 5









【図6】


図 6



【図7】



(15)



## フロントページの続き

Fターム(参考) 5J022 AA06 BA05 BA06 CA10 CF01 CF02 CF04 CG01 5J039 DA09 DA10 KK04 KK16 MM03 MM04 NN03 5J066 AA01 AA12 CA35 CA65 FA09 HA10 HA17 HA19 HA25 HA39 KA00 KA02 KA06 KA09 KA12 KA17 KA18 KA19 KA32 KA34 KA41 MA17 MA21 ND01 ND11 ND22 ND23 PD02 SA00 SA09 TA01 TA06 5J092 AA01 AA12 CA35 CA65 FA09 HA10 HA17 HA19 HA25 HA39 KA00 KA02 KA06 KA09 KA12 KA17 KA18 KA19 KA32 KA34 KA41 MA17 MA21 SA00 SA09

TA01 TA06